雖然現在進入表貼時代，但有些場所還是不缺試用模塊led顯示屏，下面led顯示屏廠家迷你光電為您介紹，點陣模塊技術方案！
LED點陣是公共信息的一種重要顯示終端，其中大屏幕LED點陣顯示屏在許多場合得以應用。大屏幕顯示技術比中小屏幕顯示難度更大，因為其屏幕大，LED點數多，而又要在極短時間內刷新每個點，這就要求其掃描速率必須非常高，此外，大屏幕作為信息發布的重要媒介，對其穩定性、可靠性以及可擴展性要求都很高，只有設計合理的控制電路才能滿足上述要求。本文著重討論LED大屏幕設計中控制電路的幾種設計方法，針對不同的設計要求給出了不同的解決方案。
1,LED大屏幕系統的工作原理
典型的LED大屏幕顯示系統主要由信號控制系統﹑掃描和驅動電路以及LED陣列組成，系統結構如圖1所示。目前大多數led顯示屏的屏幕設計采用的是模塊化的結構，它的基本單元是LED顯示單元模塊，屏幕大小和形狀可靈活改變，顯示屏的安裝和維護也十分方便。
信號控制系統是微機系統﹑單片機系統﹑微機Z單片機主從控制系統﹑可編程邏輯器件控制系統、紅外遙控系統﹑傳呼接收與控制系統等等。信號控制系統的任務是生成或接收LED顯示所需的數字信號，并控制整個LED顯示系統的各個部件按一定的分工和時序協調工作。行驅動電路多為三極管陣列，給LED提供大電流。列驅動由串入并出移位寄存器和鎖存器（或帶鎖存功能的移位寄存器）構成。
待顯示數據就緒后，控制系統首先將第一行數據送入移位寄存器并鎖存，然后由行掃描電路選通LED陣列的第一行，點亮一段時間后，再以同樣方法顯示后續行，直至完成一幀的顯示內容，如此循環往復。根據視覺暫留的原理，能夠實現24f/s的顯示才能夠讓肉眼沒有明顯的停頓感，相當于響應時間要達到，40ms以下。當led顯示屏面積很大時，傳輸的數據量也非常大，從而增加了顯示系統的響應時間引起閃爍，為提高視覺效果，可以分區并行顯示。
在高速動態顯示時，LED的發光亮度與掃描周期內的發光時間成正比，所以通過調制LED的發光時間與掃描周期的比值（即占空比）可以實現灰度顯示。
2,LED大屏幕控制電路的設計
控制電路的設計是大屏幕系統設計的核心，控制電路設計包括信號控制系統、掃描電路和驅動電路的設計，控制電路的設計一般由數據存儲器、數據緩存器、計數器﹑同步控制器﹑讀寫控制器﹑主從控制器、地址控制器、幀存儲器﹑數據選擇器、灰度調制器、移位寄存器等構成。目前來說，led顯示屏控制電路設計廣泛采用兩類器件作為其控制核心來實現，一類是單片機控制系統，另一類是可編程邏輯器件。
2。1基于單片機的控制電路設計方案
基于單片機的控制電路主要有兩種方案，一種是一片單片機作為主控器件控制和協調大屏幕整個顯示系統的顯示，一種是多片單片機構成多處理器，其中一片作為主CPU，其它作為子CPU一起控制大屏幕的顯示。
圖2是采用單片CPU設計的控制電路機構示意圖，用89C52單片機作為控制核心。單片機接收從PC機或其他信息源發送來的顯示數據，存儲在Flash中，同時用RAM6264作為場顯示緩存區，以實現不同顯示播出方式。89C52控制切換開關C1，C3和C2，C4同時對幀存儲器A，B交替進行數據的讀寫操作，將讀出的數據進行并行5串行轉換送給顯示屏進行顯示刷新。其中，自動地址生成器由4個計數器串聯構成，并配以振蕩電路提供計數時鐘，對于一個M×N個像素的單色屏，當刷新頻率為60Hz時，計數頻率為M×N×60Hz對于多灰度級彩色大屏幕，數據送到顯示屏之前要進行灰度調制重現圖像的色彩，對數據的處理速度要求更高，采用單片機控制可能在速度上無法滿足要求。
由于目前很多單片機的I/O口具備了15mA以上的驅動能力且價格比較便宜，因此在大屏幕的設計中也采用多處理器方案。系統的基本特點是：一個顯示組中有多個處理器，包括一個主CPU和多個子CPU，其結構示意圖如圖3所示。主CPU的任務是通過數據采集或與外界通信等獲取顯示信息，再傳輸給子CPU，主CPU還負責行掃描和發送顯示同步信息等。子CPU接收主CPU的數據信息并存放到內部RAM。中，再根據主CPU發出的控制信息選擇適當的列輸出口進行列掃描。假設每個子CPU可用作輸出口的最多引腳數為m，而每塊LED矩陣的列數為n，則每塊芯片所能驅動的LED塊最大數為m/n這樣，每個單片機負責一塊或幾塊>LED塊，靈活性強，便于擴展，同時減輕了主CPU的負擔，提高了點陣的刷新頻率。
在多畫面顯示的大屏幕設計中，這種方案較為理想，對不同的顯示畫面采用單獨的子CPU進行列掃描，再通過主CPU進行統一的行掃描，雖然控制電路使用的元件較多，但電路結構簡單，易于實現。
2。2基于CPLD/FPGA的控制電路設計方案
頻圖像信號頻率高：數據量大，要求實時處理，加之LED大屏幕電路的數字邏輯相當復雜，采用CPLD/FPGA設計控制電路，可以簡化系統結構，便于調試。圖4是CPLD/FPGA設計控制電路的原理圖。采用CPLD/FPGA器件對其中的同步控制、主從控制、讀寫控制和灰度調制等大量電路進行了集成，使圖像數據處理更為快速，圖像更加穩定，而且系統結構緊湊，工作可靠性有所提高。
圖4中虛線以外的其它功能模塊均有CPLD/FPGA編程實現，將復雜的硬件電路設計通過軟件編程來取代。與圖2的單片機控制電路對比來看，電路結構明顯更簡潔，電路的面積減小及可靠性增強，調試也更為簡單，由于CPLD/FPGA可以并行處理多個進程，比起單片機對任務的順序處理效率更高，點陣的刷新頻率也隨之提高。
此外，可編程邏輯器件的片內資源越來越豐富，許多器件內部都集成了RAM塊，以Altera公司推出的高性價比FPGA颶風EP1C6為例，它的內部就集成了20塊RAM。模塊，每塊容量為4Kbit，這些RAM塊可通過軟件設置成單端口RAM。，雙端口RAM，FIFO等，滿足系統對數據處理的需要。比如在設計灰度調制器時，色彩再現的灰度等級越高，在保持相同的刷新頻率的情況下，對數據的處理速度越高，此時，可以將FPGA的內部RAM。塊設置成一個雙端口RAM。作為灰度調制的緩沖區，在讀取幀存儲器中的數據的同時，將上次讀取的數據進行灰度調制，二者交替進行，加快了數據的處理速率。在顯示系統集成度和穩定性要求較高：圖像灰度級較多的大屏幕設計中，采用可編程邏輯器件設計控制電路更方便。
另有一些控制電路的設計方案綜合運用了單片機技術和EDA技術，利用單片機實現數據的處理、存儲和通信功能，CPLD/FPGA實現數據的灰度調制、掃描顯示等功能。這種方案對單片機和CPLD/FPGA的資源要求都不是很高，電路設計也相對較容易，既保證了顯示效果，又節約了設計成本。
2。3嵌入式系統在大屏幕設計中的應用
由于嵌入式計算機技術具有單片機無法比擬的優點：指令執行速度比普通單片機高一個數量級，支持大容量的存儲空間：寬范圍的存儲器接口類型，高位寬的數據總線，多種外設通信接口，特別是嵌入式操作系統的使用可以更為有效的管理系統資源的分配，通過其高效的調度算法，使得整個應用程序的設計可以采用多任務的方式實現，極大地提高了系統的運行速度和可靠性。基于Linux的嵌入式系統的控制電路設計如圖5所示。
2。4大屏幕顯示的驅動方案
LED大屏幕的驅動方案主要有三種#串行控制驅動方式：并行控制驅動方式以及應用高度集成專用芯片驅動。串行控制驅動方式是將顯示的數據通過串行方式送入點陣驅動電路，其特點是線路連接簡單，調試方便，單元的可靠性也較高，串行控制驅動方式可選用的芯片有：MC4094，74LS595，9094等，行驅動要求功率較大，一般采用大功率三極管來驅動，行掃描可用三-八譯碼器等控制，由于串入并出芯片可級聯，為LED單元的級聯提供了支持。
并行控制驅動方式將顯示的數據通過并行方式送入點驅動電路，其優點是數據的刷新速率快。并行驅動方式可選74LS374這類的鎖存芯片，采用首尾相連的方式將控制：驅動一并形成。并行驅動方案控制方便，系統投入成本低。高度集成的專用驅動芯片例如ZQL9701集行：列控制及一些外圍驅動電路于一身，使單元的控制：驅動更為簡單，系統的穩定性更為可靠，采用ZQL9701將使系統的顯示灰度達到256級，但系統成本較高。對于中小規模的生產和應用應以前兩種驅動方案為主，規模化生產以及要求較高的應用場合可選用專用集成芯片驅動。
3,結束語
LED大屏幕控制電路的設計方案各具特色，實際工程應用中可根據需要選擇不同的設計方案，設計單色及灰度等級不高的大屏幕時，可采用基于單片機的設計方案，要實現高難度圖文動態特技顯示和多灰度級顯示時，則應選擇基于可編程邏輯器件的設計方案或基于嵌入式技術的設計方案。
